高级搜索

基于快速滤波算法的卷积神经网络加速器设计

王巍 周凯利 王伊昌 王广 袁军

引用本文: 王巍, 周凯利, 王伊昌, 王广, 袁军. 基于快速滤波算法的卷积神经网络加速器设计[J]. 电子与信息学报, doi: 10.11999/JEIT190037 shu
Citation:  Wei WANG, Kaili ZHOU, Yichang WANG, Guang WANG, Jun YUAN. Design of Convolutional Neural Networks Accelerator Based on Fast Filter Algorithm[J]. Journal of Electronics and Information Technology, doi: 10.11999/JEIT190037 shu

基于快速滤波算法的卷积神经网络加速器设计

    作者简介: 王巍: 男,1967年生,博士后,教授,研究方向为集成电路设计;
    周凯利: 女,1991年生,硕士生,研究方向为数字集成电路设计;
    王伊昌: 男,1996年生,硕士生,研究方向为模拟集成电路设计;
    王广: 男,1994年生,硕士生,研究方向为半导体光电器件设计;
    袁军: 男,1984年生,博士,副教授,研究方向为数模混合集成电路设计
    通讯作者: 周凯利,2508005354@qq.com
  • 基金项目: 国家自然科学基金(61404019),重庆市基础与前沿研究计划项目(cstc2016jcyjA0272)

摘要: 为减少卷积神经网络(CNN)的计算量,该文将2维快速滤波算法引入到卷积神经网络,并提出一种在FPGA上实现CNN逐层加速的硬件架构。首先,采用循环变换方法设计行缓存循环控制单元,用于有效地管理不同卷积窗口以及不同层之间的输入特征图数据,并通过标志信号启动卷积计算加速单元来实现逐层加速;其次,设计了基于4并行快速滤波算法的卷积计算加速单元,该单元采用若干小滤波器组成的复杂度较低的并行滤波结构来实现。利用手写数字集MNIST对所设计的CNN加速器电路进行测试,结果表明:在xilinx kintex7平台上,输入时钟为100 MHz时,电路的计算性能达到了20.49 GOPS,识别率为98.68%。可见通过减少CNN的计算量,能够提高电路的计算性能。

English

图(6)表(2)
计量
  • PDF下载量:  30
  • 文章访问数:  473
  • HTML全文浏览量:  366
文章相关
  • 通讯作者:  周凯利, 2508005354@qq.com
  • 收稿日期:  2019-01-15
  • 录用日期:  2019-03-20
  • 网络出版日期:  2019-05-23
通讯作者: 陈斌, bchen63@163.com
  • 1. 

    沈阳化工大学材料科学与工程学院 沈阳 110142

  1. 本站搜索
  2. 百度学术搜索
  3. 万方数据库搜索
  4. CNKI搜索

/

返回文章