高级搜索

动态自适应低密度奇偶校验码译码器的FPGA实现

兰亚柱 杨海钢 林郁

引用本文: 兰亚柱, 杨海钢, 林郁. 动态自适应低密度奇偶校验码译码器的FPGA实现[J]. 电子与信息学报, 2015, 37(8): 1937-1943. doi: 10.11999/JEIT141609 shu
Citation:  Lan Ya-zhu, Yang Hai-gang, Lin Yu. Design of Dynamic Adaptive LDPC Decoder Based on FPGA[J]. Journal of Electronics and Information Technology, 2015, 37(8): 1937-1943. doi: 10.11999/JEIT141609 shu

动态自适应低密度奇偶校验码译码器的FPGA实现

摘要: 在复杂深空通信环境中,自适应能力的强弱对低密度奇偶校验(LDPC)码译码器能否保持长期稳定工作具有重要影响。该文通过对DVB-S2标准LDPC码译码器各功能模块的IP化设计,将动态自适应理论参数化映射到各功能模块中,实现动态自适应LDPC码译码器的设计。基于Stratix IV系列FPGA的验证结果表明,动态自适应LDPC译码器可以满足不同码率码长及不同性能需求下的译码。同时,单译码通道可以保证译码数据信息吞吐率达到40.9~71.7 Mbps。

English

    1. [1]

      Gallager R G. Low density parity check codes[J]. IRE Transactions on Information Theory, 1962, 8(1): 21-28.

    2. [2]

      Mackay D J C and Neal R M. Near Shannon limit performance of low-density parity check codes[J]. Electronics Letters, 1996, 32(18): 1645-1646.

    3. [3]

      陈豪威, 王秀敏. 基于DVB-S2标准的LDPC码编译码器设计研究[J].电视技术, 2012, 36(3): 1-3.

    4. [4]

      Chen Hao-wei and Wang Xiu-min. Study on design of LDPC encoder and decoder for DVB-S2[J]. Video Engineering, 2012, 36(3): 1-3.

    5. [5]

      江桂芳, 彭克荣. 基于FPGA的高速并行DVB-S2标准LDPC译码[J]. 空间电子技术, 2013, 10(1): 58-61, 95.

    6. [6]

      Jiang Gui-fang and Peng Ke-rong. A FPGA-dased high-speed paraller LDPC decoder for DVB-S2 system[J]. Space Electronic Technology, 2013, 10(1): 58-61, 95.

    7. [7]

      Kienle F, Brack T, and Wehn N. A synthesizable IP core for DVB-S2 LDPC code decoding[C]. Proceedings of the Design, Automation and Test in Europe conference, Munich Germany, 2005: 100-105.

    8. [8]

      Gomes M, Falc?o G, Silva V, et al.. Flexible parallel architecture for DVB-S2 LDPC decoders[C]. Proceedings of the Global Telecommunications Conference, Washington, DC, USA, 2007: 3265-3269.

    9. [9]

      张高远, 周亮, 苏伟伟, 等. 基于平均幅度的 LDPC 码加权比特翻转译码算法[J]. 电子与信息学报, 2013, 35(11): 2572-2578.

    10. [10]

      Zhang Gao-yuan, Zhou Liang, Su Wei-wei, et al.. Average magnitude based weighted bit-flipping decoding algorithm for LDPC codes[J]. Journal of Electronics Information Technology, 2013, 35(11): 2572-2578.

    11. [11]

      孙锦华, 刘鹏, 吴小钧. 联合旋转平均周期图和解调软信息的载波同步方法[J]. 电子与信息学报, 2013, 35(9): 2200-2205.

    12. [12]

      Sun Jin-hua, Liu Peng, and Wu Xiao-jun. A joint rotational periodogram averaging and demodulation soft information carrier synchronization algorithm[J]. Journal of Electronics Information Technology, 2013, 35(9): 2200-2205.

    13. [13]

      钟州, 金梁, 黄开枝, 等. 基于二维信息修正减小LDPC码安全间隙的译码算法[J]. 电子与信息学报, 2013, 35(8): 1946-1951.

    14. [14]

      Zhong Zhou, Jin Liang, Huang Kai-zhi, et al.. Decoding algorithm for reducing security gap of LDPC codes based on two-dimensional information correction[J]. Journal of Electronics Information Technology, 2013, 35(8): 1946-1951.

    15. [15]

      Roberts M K and Jayabalan R. A modified optimally quantized offset min-sum decoding algorithm for low- complexity LDPC decoder[J]. Wireless Personal Communications, 2014, 80(2): 1-10.

    16. [16]

      倪俊枫, 甘小莺, 张海滨, 等. 改进的分层修正最小和LDPC译码算法及译码器设计[J]. 系统工程与电子技术, 2008, 30(12): 2531-2535.

    17. [17]

      Ni Jun-feng, Gan Xiao-ying, Zhang Hai-bin, et al.. Improved layered modified minimal sun LDPC decoding algorithm and LDPC decoder design[J]. Systems Engineering and Electronics, 2008, 30(12): 2531-2535.

    18. [18]

      管武, 乔华, 董明科, 等. 多码率LDPC码高速译码器的设计与实现[J]. 电路与系统学报, 2009, 14(2): 1-6.

    19. [19]

      Guan Wu, Qiao Hua, Dong Ming-ke, et al.. Design and implementation of a high-throughput decoder for multi-rate LDPC code[J]. Journal of Circuits and Systems, 2009, 14(2): 1-6.

    20. [20]

      赵旦峰, 赵辉, 许元志, 等. 可配置LDPC码译码器的FPGA设计与实现[J]. 黑龙江大学自然科学学报, 2012, 29(2): 259-264.

    21. [21]

      Zhao Dan-feng, Zhao Hui, Xu Yuan-zhi, et al.. Design and implementation of configurable LDPC decoder based on FPGA[J]. Journal of Natural Science of Heilongjiang University, 2012, 29(2): 259-264.

    22. [22]

      唐凯林, 杜慧敏, 段高攀, 等. 多码率、多码长LDPC译码器的设计与实现[J]. 电子技术应用, 2013, 39(12): 58-60.

    23. [23]

      Tang Kai-lin, Du Hui-min, Duan Gao-pan, et al.. Design and implementation of multi-rate and multi-length LDPC decoder[J]. Application of Electronic Technique, 2013, 39(12): 58-60.

    24. [24]

      林梅英, 许肖梅, 陈友淦, 等. 码率兼容QC-LDPC码在水声通信中的应用[J]. 声学技术, 2014, 15(5): 460-463.

    25. [25]

      Lin Mei-ying, Xu Xiao-mei, Chen You-gan, et al.. Applications of rate-compatible QC-LDPC codes in underwater acoustic communication[J]. Technical Acoustics, 2014, 15(5): 460-463.

    26. [26]

      栾志斌, 裴玉奎, 葛宁, 等. 低存储高速可重构LDPC码译码器设计及ASIC实现[J]. 电子与信息学报, 2014, 36(10): 2287-2292.

    27. [27]

      Luan Zhi-bin, Pei Yu-kui, Ge Ning, et al.. Design and ASIC implementation of low memory high throughput reconfigurable LDPC decoder[J]. Journal of Electronics Information Technology, 2014, 36(10): 2287-2292.

    1. [1]

      兰亚柱, 杨海钢, 林郁. 面向DVB-S2标准LDPC码的高效编码结构. 电子与信息学报, 2016, 38(7): 1781-1787.

    2. [2]

      涂开辉, 黄志洪, 侯峥嵘, 杨海钢. 基于配置模式匹配和层次化映射结构的高效FPGA码流生成系统研究. 电子与信息学报, 2019, 41(11): 2585-2591.

    3. [3]

      梁华国, 孙红云, 孙骏, 黄正峰, 徐秀敏, 易茂祥, 欧阳一鸣, 鲁迎春, 闫爱斌. 一种基于FPGA的微处理器软错误敏感性分析方法. 电子与信息学报, 2017, 39(1): 245-249.

    4. [4]

      李元金, 张万成, 吴南健. 一种基于并行处理器的快速车道线检测系统及FPGA实现. 电子与信息学报, 2010, 32(12): 2901-2906.

    5. [5]

      刘勤让, 刘崇阳. 利用参数稀疏性的卷积神经网络计算优化及其FPGA加速器设计. 电子与信息学报, 2018, 40(6): 1368-1374.

    6. [6]

      杨金林, 杨海钢. 可重构存储器无地址冲突的访问机理及比特标识方法研究. 电子与信息学报, 2011, 33(3): 723-728.

    7. [7]

      谭宜涛, 杨海钢, 黄娟, 郝亚男, 崔秀海. 基于关键路径的三模冗余表决器插入算法. 电子与信息学报, 2012, 34(2): 487-492.

    8. [8]

      王巍, 周凯利, 王伊昌, 王广, 袁军. 基于快速滤波算法的卷积神经网络加速器设计. 电子与信息学报, 2019, 41(11): 2578-2584.

    9. [9]

      王一, 杨海钢, 余乐, 孙嘉斌. FPGA开关矩阵中基于通道结构的漏电流优化方法. 电子与信息学报, 2013, 35(11): 2784-2789.

    10. [10]

      李威, 杨海钢, 黄娟. 基于单驱动和多驱动通道形式组合的FPGA互连结构研究. 电子与信息学报, 2010, 32(8): 2023-2027.

    11. [11]

      史圣卿, 陈凯, 汪玉, 罗嵘. 基于FPGA的稀疏网络关键节点计算的硬件加速方法研究. 电子与信息学报, 2011, 33(10): 2536-2540.

    12. [12]

      丁菁汀, 杜歆, 周文晖, 刘济林. 基于FPGA的立体视觉匹配的高性能实现. 电子与信息学报, 2011, 33(3): 597-603.

    13. [13]

      王粉花, 谢斌, 王华涛. 基于FPGA的快速差频测量系统设计. 电子与信息学报, 2019, 41(1): 187-194.

    14. [14]

      江洁, 凌思睿. 一种投票式并行RANSAC算法及其FPGA实现. 电子与信息学报, 2014, 36(5): 1145-1150.

    15. [15]

      田禹泽, 王煜, 代海山, 方华, 刘文清. 基于数字锁相环的星载光谱仪本地时钟源设计. 电子与信息学报, 2017, 39(10): 2397-2403.

    16. [16]

      薛茜男, 李振, 姜承翔, 王鹏, 田毅. 面向航空环境的多时钟单粒子翻转故障注入方法. 电子与信息学报, 2014, 36(6): 1504-1508.

    17. [17]

      孙红英, 杨鸿武, 陶中幸. 语谱分析的FPGA实现. 电子与信息学报, 2011, 33(5): 1238-1242.

    18. [18]

      秦华标, 曹钦平. 基于FPGA的卷积神经网络硬件加速器设计. 电子与信息学报, 2019, 41(11): 2599-2605.

    19. [19]

      袁瑞佳, 白宝明. 基于FPGA的LDPC码编译码器联合设计. 电子与信息学报, 2012, 34(1): 38-44.

    20. [20]

      谢星, 黄新明, 孙玲, 韩赛飞. 大整数乘法器的FPGA设计与实现. 电子与信息学报, 2019, 41(8): 1855-1860.

  • 加载中
计量
  • PDF下载量:  678
  • 文章访问数:  743
  • HTML全文浏览量:  21
文章相关
  • 收稿日期:  2014-12-15
  • 录用日期:  2015-02-15
  • 刊出日期:  2015-08-19
通讯作者: 陈斌, bchen63@163.com
  • 1. 

    沈阳化工大学材料科学与工程学院 沈阳 110142

  1. 本站搜索
  2. 百度学术搜索
  3. 万方数据库搜索
  4. CNKI搜索

/

返回文章