高级搜索

同步部分并行结构的准循环LDPC码译码器

许恩杨 姜明 赵春明

引用本文: 许恩杨, 姜明, 赵春明. 同步部分并行结构的准循环LDPC码译码器[J]. 电子与信息学报, 2008, 30(7): 1630-1634. doi: 10.3724/SP.J.1146.2006.01915 shu
Citation:  Xu En-yang, Jiang Ming, Zhao Chun-ming . A Synchro Partially Parallel Architecture for Quasi-Cyclic LDPC Codes[J]. Journal of Electronics and Information Technology, 2008, 30(7): 1630-1634. doi: 10.3724/SP.J.1146.2006.01915 shu

同步部分并行结构的准循环LDPC码译码器

摘要: 该文根据准循环LDPC码的结构特点,提出了一种同步部分并行结构的译码器。在译码器中,校验节点处理单元和变量节点处理单元同时并行工作,使得迭代过程中新产生的软信息能够被提前使用,加快迭代的收敛速度。同时,采用差分演化的方法对各节点处理单元的起始位置进行优化,进一步提高了译码器的性能。仿真结果表明,该方案在译码性能和复杂度上都要优于现有其他方案,适合高速译码器的实现。

English

计量
  • PDF下载量:  930
  • 文章访问数:  2494
  • HTML全文浏览量:  8
文章相关
  • 收稿日期:  2006-12-04
  • 录用日期:  2007-05-21
  • 刊出日期:  2008-07-19
通讯作者: 陈斌, bchen63@163.com
  • 1. 

    沈阳化工大学材料科学与工程学院 沈阳 110142

  1. 本站搜索
  2. 百度学术搜索
  3. 万方数据库搜索
  4. CNKI搜索

/

返回文章