高级搜索

一种低延迟的3维高效视频编码中深度建模模式编码器

王莉 曹一凡 杜高明 刘冠宇 王晓蕾 张多利

引用本文: 王莉, 曹一凡, 杜高明, 刘冠宇, 王晓蕾, 张多利. 一种低延迟的3维高效视频编码中深度建模模式编码器[J]. 电子与信息学报, 2019, 41(7): 1625-1632. doi: 10.11999/JEIT180798 shu
Citation:  Li WANG, Yifan CAO, Gaoming DU, Guanyu LIU, Xiaolei WANG, Duoli ZHANG. A Low-latency Depth Modelling Mode-1 Encoder in 3D-high Efficiency Video Coding Standard[J]. Journal of Electronics and Information Technology, 2019, 41(7): 1625-1632. doi: 10.11999/JEIT180798 shu

一种低延迟的3维高效视频编码中深度建模模式编码器

    作者简介: 王莉: 女,1977年生,副教授,博士,研究方向为纳米材料和半导体器件;
    曹一凡: 男,1994年生,硕士生,研究方向为视频编解码的数字集成电路设计;
    杜高明: 男,1977年生,副研究员,博士,研究方向为多核集成电路体系结构、2维/3维片上网络集成体系结构;
    刘冠宇: 男,1995年生,硕士生,研究方向为数字集成电路设计;
    王晓蕾: 女,1978年生,副研究员,硕士,研究方向为集成电路设计;
    张多利: 男,1976年生,研究员,博士,研究方向为多核处理器体系架构和设计方法
    通讯作者: 杜高明,zhouyang@cqupt.edu.cn
  • 基金项目: 国家自然科学基金(61474036),教育部IC设计网上合作研究中心项目(JSGG20170413153845042)

摘要: 为了更好地对3D视频中深度图进行编码,该文将3维高效视频编码(3D-HEVC)标准新引入了深度建模模式(DMMs),新模式在提高了编码质量的同时改进了原有算法的复杂度。在设计DMM-1编码器电路时,传统架构电路的编码周期均较长,只能满足较低分辨率和帧率的视频实时编码要求。为了进一步提高3D-HEVC中DMM-1编码器的性能,该文对DMM-1算法架构进行了研究,针对其中楔形块评估无数据相关性的特点,提出了一种5级流水线架构的DMM-1编码器硬件电路,以期能够降低一个深度块编码所需的编码周期,并使用Verilog HDL进行实现。实验表明:该架构与Sanchez等人(2017年)的工作相比,以电路门数增加约1568门为代价,可减少至少52.3%的编码周期。

English

图(12)表(2)
计量
  • PDF下载量:  22
  • 文章访问数:  343
  • HTML全文浏览量:  190
文章相关
  • 通讯作者:  杜高明, zhouyang@cqupt.edu.cn
  • 收稿日期:  2018-08-16
  • 录用日期:  2019-02-27
  • 网络出版日期:  2019-03-18
  • 刊出日期:  2019-07-01
通讯作者: 陈斌, bchen63@163.com
  • 1. 

    沈阳化工大学材料科学与工程学院 沈阳 110142

  1. 本站搜索
  2. 百度学术搜索
  3. 万方数据库搜索
  4. CNKI搜索

/

返回文章