高级搜索

基于FPGA的LDPC码编译码器联合设计

袁瑞佳 白宝明

引用本文: 袁瑞佳, 白宝明. 基于FPGA的LDPC码编译码器联合设计[J]. 电子与信息学报, 2012, 34(1): 38-44. doi: 10.3724/SP.J.1146.2011.00539 shu
Citation:  Yuan Rui-Jia, Bai Bao-Ming. FPGA-based Joint Design of LDPC Encoder and Decoder[J]. Journal of Electronics and Information Technology, 2012, 34(1): 38-44. doi: 10.3724/SP.J.1146.2011.00539 shu

基于FPGA的LDPC码编译码器联合设计

    通讯作者: 白宝明
摘要: 该文通过对低密度校验(LDPC)码的编译码过程进行分析,提出了一种基于FPGA的LDPC码编译码器联合设计方法,该方法使编码器和译码器共用同一校验计算电路和复用相同的RAM存储块,有效减少了硬件资源的消耗量。该方法适合于采用校验矩阵进行编码和译码的情况,不仅适用于全并行的编译码器结构,同时也适用于目前广泛采用的部分并行结构,且能够使用和积、最小和等多种译码算法。采用该方法对两组不同的LDPC码进行部分并行结构的编译码器联合设计,在Xilinx XC4VLX80 FPGA上的实现结果表明,设计得到的编码器和译码器可并行工作,且仅占用略多于单个译码器的硬件资源,提出的设计方法能够在不降低吞吐量的同时有效减少系统对硬件资源的需求。

English

计量
  • PDF下载量:  1197
  • 文章访问数:  2036
  • HTML全文浏览量:  6
文章相关
  • 通讯作者:  白宝明
  • 收稿日期:  2010-06-02
  • 录用日期:  2011-09-07
  • 刊出日期:  2012-01-19
通讯作者: 陈斌, bchen63@163.com
  • 1. 

    沈阳化工大学材料科学与工程学院 沈阳 110142

  1. 本站搜索
  2. 百度学术搜索
  3. 万方数据库搜索
  4. CNKI搜索

/

返回文章