高级搜索

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

一种基于并行处理器的快速车道线检测系统及FPGA实现

李元金 张万成 吴南健

李元金, 张万成, 吴南健. 一种基于并行处理器的快速车道线检测系统及FPGA实现[J]. 电子与信息学报, 2010, 32(12): 2901-2906. doi: 10.3724/SP.J.1146.2010.00111
引用本文: 李元金, 张万成, 吴南健. 一种基于并行处理器的快速车道线检测系统及FPGA实现[J]. 电子与信息学报, 2010, 32(12): 2901-2906. doi: 10.3724/SP.J.1146.2010.00111
Li Yuan-Jin, Zhang Wan-Cheng, Wu Nan-Jian. A Fast Traffic Lane Detection System Based on Parallel Processors and FPGA Implementation[J]. Journal of Electronics and Information Technology, 2010, 32(12): 2901-2906. doi: 10.3724/SP.J.1146.2010.00111
Citation: Li Yuan-Jin, Zhang Wan-Cheng, Wu Nan-Jian. A Fast Traffic Lane Detection System Based on Parallel Processors and FPGA Implementation[J]. Journal of Electronics and Information Technology, 2010, 32(12): 2901-2906. doi: 10.3724/SP.J.1146.2010.00111

一种基于并行处理器的快速车道线检测系统及FPGA实现

doi: 10.3724/SP.J.1146.2010.00111
基金项目: 

国家自然科学基金(60976023)资助课题

A Fast Traffic Lane Detection System Based on Parallel Processors and FPGA Implementation

  • 计量
    • 文章访问数:  3115
    • HTML全文浏览量:  56
    • PDF下载量:  947
    • 被引次数: 0
    出版历程
    • 收稿日期:  2010-01-28
    • 修回日期:  2010-05-20
    • 刊出日期:  2010-12-19

    目录

      /

      返回文章
      返回

      官方微信,欢迎关注