高级搜索

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

一种投票式并行RANSAC算法及其FPGA实现

江洁 凌思睿

江洁, 凌思睿. 一种投票式并行RANSAC算法及其FPGA实现[J]. 电子与信息学报, 2014, 36(5): 1145-1150. doi: 10.3724/SP.J.1146.2013.00962
引用本文: 江洁, 凌思睿. 一种投票式并行RANSAC算法及其FPGA实现[J]. 电子与信息学报, 2014, 36(5): 1145-1150. doi: 10.3724/SP.J.1146.2013.00962
Jiang Jie, Ling Si-Rui. Parallel Voting RANSAC and Its Implementation on FPGA[J]. Journal of Electronics and Information Technology, 2014, 36(5): 1145-1150. doi: 10.3724/SP.J.1146.2013.00962
Citation: Jiang Jie, Ling Si-Rui. Parallel Voting RANSAC and Its Implementation on FPGA[J]. Journal of Electronics and Information Technology, 2014, 36(5): 1145-1150. doi: 10.3724/SP.J.1146.2013.00962

一种投票式并行RANSAC算法及其FPGA实现

doi: 10.3724/SP.J.1146.2013.00962
基金项目: 

国家自然科学基金(61222304)和高等学校博士学科点专项科研基金(20121102110032)资助课题

Parallel Voting RANSAC and Its Implementation on FPGA

  • 计量
    • 文章访问数:  1530
    • HTML全文浏览量:  50
    • PDF下载量:  1035
    • 被引次数: 0
    出版历程
    • 收稿日期:  2013-07-04
    • 修回日期:  2013-11-08
    • 刊出日期:  2014-05-19

    目录

      /

      返回文章
      返回

      官方微信,欢迎关注